4.36 虚拟存储器——基于TLB、Cache的访问流程

考纲定位：计算机组成原理 · 第 4 章 存储器（4.36） | 重要度 ★★★★★ | 常见考法：大题（TLB/Cache 组合、访问次数、TLB 命中与页命中关系）

一句话核心：TLB 命中则页一定命中；TLB 缺失才查页表；页表项和数据都可能命中 Cache，组合决定主存访问次数

一、概述

基于TLB、cache的访存流程

■ **现代计算机一般都会采用虚拟存储器技术，虚拟存储器需要硬件（MMU、TLB等）和操作系统协同工作。**

❶ **在操作系统引导完成之前，CPU使用物理地址访问主存，此时为实地址模式（简称实模式）。**

❷ **在操作系统引导完成之后，进入保护模式（或称虚地址模式），此时CPU使用虚拟地址访问主存。**

■ **接下来，我们给出在具有cache并采用虚拟存储器技术的计算机中，CPU的一次完整访存流程。**


参与部件

- TLB：缓存页表项
- 页表：在主存，记录 VPN → PPN
- Cache：缓存数据块
- 主存/辅存：页表和数据最终存放处

关键关系

- TLB 命中 → 页一定在主存（PTE 有效才会进入 TLB）
- TLB 缺失 → 需要查页表；页表项可能在 Cache 中，也可能在主存
- 页命中 ≠ Cache 命中；页在主存，数据块可能不在 Cache

二、访问流程



序号	TLB	页	cache	可能性
1	命中	命中	命中	可能
2	命中	命中	缺失	可能
3	缺失	命中	命中	可能
4	缺失	命中	缺失	可能
5	缺失	缺失	缺失	可能
6	命中	缺失	缺失	不可能
7	命中	缺失	命中	不可能
8	缺失	缺失	命中	

步骤

1. CPU 给出虚拟地址
2. 查 TLB
3. TLB 命中 → 得 PPN，转步骤 6
4. TLB 缺失 → 查页表（页表项可能在 Cache 或主存）
5. 页表项有效 → 得 PPN，更新 TLB；无效 → 缺页
6. 物理地址 = PPN + Offset
7. 查 Cache：命中 → 取数据；缺失 → 访问主存并调入

总结

	序号	TLB	页	cache	可能性	说　明
最好情况：不访问主存	1	命中	命中	命中	可能	TLB命中则页一定命中，信息在主存，就可能在cache中
这两种情况需要访问主存1次	2	命中	命中	缺失	可能	TLB命中则页一定命中，信息在主存，但可能不在cache中
	3	缺失	命中	命中	可能	TLB缺失但页可能命中，信息在主存，就可能在cache中
该情况需要访问主存2次	4	缺失	命中	缺失	可能	TLB缺失但页可能命中，信息在主存，但可能不在cache中
最糟情况：需要访问磁盘并至少访问主存2次	5	缺失	缺失	缺失	可能	TLB缺失，页也可能缺失，信息不在主存，也就一定不在cache中
不可能出现的情况	6	命中	缺失	缺失	不可能	TLB命中，则页一定命中
	7	命中	缺失	命中	不可能	TLB命中，则页一定命中
	8	缺失	缺失	命中	不可能	TLB缺失，页也可能缺失，信息不在主存，也就一定不在cache中

- cache缺失处理由硬件完成。
- 缺页处理由操作系统通过缺页异常处理程序来完成，即由软件完成。
- TLB缺失处理，既可以用硬件也可以用软件来完成。若用软件完成，则操作系统通过专门的TLB缺失异常处理程序来完成。

组合表

TLB	页	Cache	可能性	说明
命中	命中	命中	可能	最理想
命中	命中	缺失	可能	页在，数据不在 Cache
命中	缺失	任意	不可能	TLB 命中说明 PTE 有效，页必在
缺失	命中	命中	可能	TLB 未缓存，但页表有效
缺失	命中	缺失	可能	需查页表并访存
缺失	缺失	任意	可能	缺页，需 OS 处理

易错

- “TLB 命中则页一定命中”是常考结论
- TLB 缺失不等于缺页；可能只是 TLB 未缓存
- 页命中不等于 Cache 命中；页在主存，数据块可能在主存
- 缺页时 TLB 和页表都要更新

知识关联：TLB（4.35 虚拟存储器——使用快表（TLB）加速地址转化）；页表（4.33 虚拟存储器——地址映射和页表）；访问流程（4.34 虚拟存储器——页式虚拟存储器访问流程）；Cache（4.21 Cache——基本概念）